Synopsys сертифицировала EDA-флоу на техпроцессе TSMC A14 и выпустила 64G UCIe на 2 нм и 3 нм

Synopsys сертифицировала цифровые и аналоговые EDA-флоу на процессе TSMC A14 и завершила tape-out 64G UCIe IP на узлах 2 нм и 3 нм. На N2P компания заявила IP для PCIe 7.0, HBM4, LPDDR6 и 224G Ethernet, а также флоу совместного проектирования интегральных VR на CoWoS и фотонно-электронный флоу для COUPE.

• Сертификация A14 охватывает цифровые и аналоговые флоу от реализации до signoff
• Tape-out 64G UCIe выполнен на 2 нм и 3 нм с встроенным DFT
• На N2P готовы IP для PCIe 7.0, HBM4, LPDDR6 и 224G Ethernet
• 3DIC Compiler автоматизирует floorplan чиплетов на упаковке TSMC 3DFabric