imec показала модули интеграции и архитектуру ячеек для CFET-транзисторов

imec представила два оптимизированных технологических модуля для CFET: тыловой контакт и интеграцию стек-затвора с несколькими пороговыми напряжениями. Также предложена масштабируемая архитектура последовательного CFET с раздельными и общими затворами, расширяющая дорожную карту логики до узла A3.

• CFET-транзисторы со стеком pMOS и nMOS позволят уменьшить стандартные ячейки до 3T
• Разработка ведётся по двум трекам: монолитный mCFET и последовательный sCFET
• Новая split-gate архитектура sCFET улучшает масштабирование логики и SRAM
• Улучшена маршрутизация BEOL для масштабирования стандартных ячеек CFET