IBM раскрыла детали Nanostack и PDK для 0,7-нм техпроцесса

IBM развивает транзисторную архитектуру Nanostack с вертикальным размещением комплементарных транзисторов, представленную на 0,7-нм узле в июне 2026 года. Плотность почти вдвое выше прежнего 2-нм техпроцесса, заявлен прирост производительности до 50%. Ранний PDK с библиотеками ячеек и SRAM выйдет в I квартале 2027 года.

• Плотность транзисторов почти вдвое выше, чем у 2-нм техпроцесса IBM
• Заявлено до 50% прироста производительности или экономии энергии
• Плотность около 100 млрд транзисторов на кристалле площадью 150 мм²
• Ранний PDK с библиотеками ячеек и SRAM ожидается в I квартале 2027 года